SiPearl Athena1 : un CPU souverain pour la défense, les gouvernements, l’aérospatial…
Dual, comme dual Boot ?
Le 03 octobre 2025 à 08h22
Même si son premier processeur Rhea1 n’est pas encore disponible commercialement, SiPearl annonce déjà une nouvelle déclinaison pour des usages duals (c’est-à-dire à la fois militaire et civil) : Athena1. Peu de détails sont donnés, mais il faudra être patient puisque Athena1 n’arrivera pas avant début 2027.
SiPearl Athena1 : un CPU souverain pour la défense, les gouvernements, l’aérospatial…
Dual, comme dual Boot ?
Même si son premier processeur Rhea1 n’est pas encore disponible commercialement, SiPearl annonce déjà une nouvelle déclinaison pour des usages duals (c’est-à-dire à la fois militaire et civil) : Athena1. Peu de détails sont donnés, mais il faudra être patient puisque Athena1 n’arrivera pas avant début 2027.
Le 03 octobre 2025 à 08h22
Hardware
Hardware
4 min
Cet été, la société basée à Maisons-Laffitte dans la banlieue parisienne franchissait une étape majeure pour son processeur européen destiné aux supercalculateurs exaflopiques : Rhea1 était « tape-out », c’est-à-dire que les plans du CPU étaient transférés à un partenaire industriel pour commencer la production, TSMC dans le cas présent. Les processeurs sont attendus pour début 2026. L’enjeu est important puisque ce processeur sera au cœur du supercalculateur exascale européen Jupiter.
Athena1 vise les besoins spécifiques aux gouvernements
La société continue sur sa lancée et annonce une déclinaison « sur-mesure » de Rhea1 baptisée Athena1. Selon l’entreprise, elle répond « aux besoins spécifiques de puissance de calcul, de sécurité et d’intégrité des applications pour les gouvernements, la défense et l’aérospatial avec une empreinte carbone réduite ». Des promesses, mais pas de chiffres.
SiPearl n’est par contre pas avare en cas d’usages : « communications sécurisées et de renseignement, de cryptographie et de chiffrement, de traitement du renseignement, de réseaux tactiques, de détection électronique ou de traitement de données en local sur des véhicules ».
Pour Philippe Notton, CEO et fondateur de SiPearl, Athena1 est (comme Rhea1), une étape dans la souveraineté technologique de l’Europe. Elle s’inscrit selon lui « dans le cadre de la feuille de route qui nous a été confiée par l’Europe de rapatrier sur le continent les technologies microprocesseurs haute performance ».
16 à 80 cœurs Arm Neoverse V1
Pour les caractéristiques techniques par contre, le fabricant est bien moins loquace. Athena1 dispose de 16, 32, 48, 64 ou 80 cœurs Neoverse V1 d’Arm (un dérivé du Cortex-X1 d’Arm, mais pour les datacenters). Rhea1 dispose pour rappel de 80 cœurs, il est composé de 61 milliards de transistors et il est gravé en 6 nm (TSMC N6).
Le processeur souverain Athena1 sera produit dans les usines du Taïwanais TSMC, comme Rhea1, mais le nombre de transistors n’est pas précisé, pas plus que la finesse de gravure. Cette dernière devrait être la même que sur Rhea1, 6 nm.
SiPearl veut rapatrier le packaging en Europe
« Le packaging sera, dans un premier temps, fabriqué à Taïwan, avant d’être confié à un réseau de spécialistes européens avec l’objectif de créer une nouvelle filière sur le continent », sans plus de détails. Il faudra attendre le premier semestre 2027 pour le lancement commercial d’Athena1.
Il y a un peu moins de quatre mois, SiPearl présentait un design de référence pour monter un serveur à partir de sa puce Rhea1 : Seine Reference Server. Deux configurations sont disponibles : avec un seul CPU Rhea1 connecté à un ou deux GPU, ou bien avec deux CPU Rhea1. La disponibilité est prévue pour avril 2026.
Cela fait maintenant des mois que SiPearl présente son processeur Rhea1 comme étant, lui aussi, adapté à la défense. Avec le peu de détails disponibles publiquement sur Athena1 il est difficile de juger du positionnement exact de cette déclinaison, surtout la version la plus performante avec 80 cœurs, exactement comme Rhea1.
Une nouvelle levée de fonds se prépare : « après une série A réussie de 130 millions d’euros, l’entreprise va lancer sa Série B », peut-on lire dans le communiqué du jour. Elle est prévue pour cet automne.
SiPearl Athena1 : un CPU souverain pour la défense, les gouvernements, l’aérospatial…
-
Athena1 vise les besoins spécifiques aux gouvernements
-
16 à 80 cœurs Arm Neoverse V1
-
SiPearl veut rapatrier le packaging en Europe
Commentaires (29)
Abonnez-vous pour prendre part au débat
Déjà abonné ou lecteur ? Se connecter
Cet article est en accès libre, mais il est le produit d'une rédaction qui ne travaille que pour ses lecteurs, sur un média sans pub et sans tracker. Soutenez le journalisme tech de qualité en vous abonnant.
Accédez en illimité aux articles d'un média expert
Profitez d'au moins 1 To de stockage pour vos sauvegardes
Intégrez la communauté et prenez part aux débats
Partagez des articles premium à vos contacts
Abonnez-vousLe 03/10/2025 à 09h00
Mais encore le plus long à faire : produire en Europe et ne pas passer par TSMC à TaIwan...
Conception souveraine, mais prod asiatique.
Le 03/10/2025 à 09h11
Par contre sur la conception de la puce j'ai déjà plus de question genre 64 Gb de mémoire HBM ? quel gen? pourquoi (gpu embarqué)? surtout avec la présence d'un contrôleur ddr5 ? quel socket et quelle fabriquant de cm....
Le 03/10/2025 à 09h14
Le 03/10/2025 à 10h10
Modifié le 03/10/2025 à 10h58
Attention aussi. Je lis "4x16Gb".
C'est peut être de la parité ou du partage entre les cœurs. Enfin je ne suis pas l'expert en électronique du tout. Mais quand on découpe en 4 au lieu de dire un franc "64Bb" c'est pour une raison.
Modifié le 04/10/2025 à 00h44
Le 04/10/2025 à 01h37
Moi je lis dans l'image 4x16Go = 64Go.
Le signe "=", ce n'est pas pour faire un cours d’algèbre. Ou alors le marketing se prends les pieds dans le tapis en s'adressant de la sorte à des geeks. Geeks dont la capacité première est de savoir compter un peu.
Enfin bref c'est flou comme un Flamby lancé à grande vitesse sur un mur.
Le 04/10/2025 à 10h41
plus d'infos sur HBM :
Pour rappel, ces puces sont à l'intérieur du boîtier qui contient aussi le processeur et d'autres puces, mis tout geek qui se respecte sait déjà ça.
Le 04/10/2025 à 11h45
En regardant le schéma de @xillibit et les slide de l'article.
On est en train de dire qu'il y a 4 puces de HBM sur le fameux "interposer" tout en ayant les sorties (bus?) pour des barrettes sur la CM. Je vois bien un ensemble de slots mémoire sur le slide.
Mon propos original est : À quoi sert cette mémoire et sous quelle forme ? Du cache ? autre chose ?
Si non bin pourquoi des slots de RAM pour la DDR5 ?
Tout ça est bien flou.
Modifié le 04/10/2025 à 11h57
Sur le schéma c'est un contrôleur DDR5 intégré dans le Rhea1 après les slots DDR5 sont sur la carte mère, ça donnerait ça comme carte mère : https://www.servethehome.com/wp-content/uploads/2025/08/ASRock-Rack-AMPONED8-2T-BCM-Overview-Shot-Large-1068x845.jpeg
Le 04/10/2025 à 12h16
Ok du cache. Donc en gros 200Mo de cache par cœur en moyenne. Ça fait pas mal non ?
Modifié le 04/10/2025 à 10h12
Le 03/10/2025 à 09h17
Sans compter qu'il faut les bonhomme pour produire, etc .. et les matériaux.
Aujourd'hui, l'Europe pas ni le personne qualifié en quantité, ni les matériaux de production.
Savoir comment produire ce n'est pas produire.
Modifié le 03/10/2025 à 10h58
C'est de la HBM2e de chez Samsung, la il y a un schéma : https://www.nextplatform.com/2025/07/09/with-money-and-rhea1-tapeout-sipearl-gets-real-about-hpc-cpus/ et 4 interfaces DDR5 supportant 2 DIMMs par canal (2DPC), il n'y a pas l'air d'avoir un GPU embarqué
L'usine qu'est en train de construire TSMC en Arizona c'est aux alentours de 40milliards d'euros. GlobalFoundries a des usines en Allemagne de mémoire c'est pas celles qui ont les technos de gravure les avancés
Le 03/10/2025 à 11h23
Je doute par contre qu'elles aient la capacité de produire des CPU avancés.
Le 03/10/2025 à 09h15
Il me semble que les chinois sont pour le moment sur un deal avec Via et du x86 mais qu'ils ont commencé à basculé sur du Risc V pour justement éviter les problématiques de souveraineté avec les US.
Le 03/10/2025 à 09h29
Zhaoxin pour les CPU X86 compatibles par exemple ou Moore Threads pour les GPU par exemple, et ce ne sont pas les seules compagnies.
Le 03/10/2025 à 10h16
Mais pour faire tourner ton calculo de bord de ton rafale ou de ton porte-avion à priori t'as pas besoin d'un niveau de perfo aussi élevé. Voire même tu prends exprès qques générations de retards en finesse de gravure pour t'assurer de la rugosité du bazar. et là t'arrives à des finesses de gravure qui peuvent être atteinte assez rapidement par une entreprise européenne qui se bougerait les fesse un tant soit peu. (et si y a de l'argent public pour faire de la résilience du territoire, tant mieux).
Le 03/10/2025 à 10h49
Le 03/10/2025 à 11h07
Si on veut désactiver un appareil; il y a le missile ou une impulsion EM assez puissante (peut être dirigée en mode science fiction). Le même genre de chose qui obligeait à "couvrir" et "blinder" les Atari STs et les Amigas (et les premiers PC aussi tiens) de plein de métal tellement c'était sensible. Bien sur c'était à l'époque mais tout de même. La question se pose.
Le 03/10/2025 à 11h53
Pour ce qui est de se prémunir des armes à énergie dirigées, aucune idée des niveaux de puissance en jeu. S'il te faut 20tonnes de blindages à ton chasseur, tu le feras pas épicétou.
Le 03/10/2025 à 13h34
Les défis sont du cotés des modifications multi bits (lié à la désintégration nucléaire du rayon cosmique après impact), de la modification en cours de calcul d'un bit.
L'autre défi est la capacité des circuits à supporter la radiation, car il n'est pas impossible que l'apport d'énergie engendre des réactions nucléaires (et donc modification des éléments chimiques au sein des composants électroniques) tout comme leur destruction/altération définitive.
Le 03/10/2025 à 11h09
Repartir sur une architecture Neoverse qui n'est pas du tout éprouvé pour cette tâche ressemble plus, de mon point de vue, à du pipot pour la levée de fond face à des mecs qui n'ont jamais touché ce domaine. Et à terme, un moyen de survie sans réel atout. Bref, Start-up Nation.
En tout cas, et je leur laisse le bénéfice du doute, si SiPearl arrive à produire un tel CPU pour ce type d'usage et qui est réellement utilisé c'est une bonne chose. Autant pour l'aspect HPC, ils ont raté leur coche (pas d'innovation majeure principalement), autant pour la Défense ça peut marcher.
Le 03/10/2025 à 15h48
Ce simple point suffisait jusque récemment à tout simplement exclure les ARM de toute application critique: Pendant 20 ans, c'est des générations de PowerPC qui ont été utilisés pour cette raison avec l'avantage supplémentaire que l'industrie de l'infra Télécoms les avait déjà très bien déverminés (avant que la 5G ne vire Intel et Arm, sonnant le glas des PPC et MIPS) quand il était temps de les mettre dans un calculateur d'avion par exemple.
J'aurais pour ma part plutôt vu miser sur RISC-V que ARM pour faire (ou faire évoluer vers, dans le cas d'ARM) des processeurs "aérospatialisables" sans s'emmerder avec la bonne volonté d'un marchand d'IP dont le marché n'est de toutes manières pas celui là.
Il serait sans doute possible de repartir plus propre sur le jeu 64bit (a ce sujet, le passage 32->64 sur PPC fut quasiment un non évènement comparé à ARM: Jeu d'instruction intelligemment conçu pour dès le départ => quasiment rien à part doubler la taille des registres généraux) en virant tout le reste (pour un processeur "simple", cumuler 32b+variante Thumb+désormais 64b... et encore Jazelle n'avait pas pris... comment dire?) ce qui permettrait d'allouer de la place dans le design pour les vérifications destinées à minimiser les indéfinis. Cela a-t'il été fait ici?
Si c'est pas le cas, AMHA on est dans le gag qui ne va pas résoudre le vide posé par la fin du PPC.
Le 03/10/2025 à 10h23
Le 03/10/2025 à 11h42
Le 03/10/2025 à 15h53
(ok je sors, et j'attends le vrai jeune qui sortira "Will it run Cyberpunk2077?")
Le 05/10/2025 à 21h25
Le 10/10/2025 à 20h33
Mais justement... Vous pouvez pas nous faire un petit article pour nous expliquer pourquoi, à l'heure de la souveraineté, asml ne souhaite pas concurrencer TSM. En Europe ? Ça ne peux pas être une question de main d'oeuvre....
Signaler un commentaire
Voulez-vous vraiment signaler ce commentaire ?