Intel bouche de nouvelles failles sur ses processeurs, à partir des Core de 6e génération

Intel bouche de nouvelles failles sur ses processeurs, à partir des Core de 6e génération

Intel bouche de nouvelles failles sur ses processeurs, à partir des Core de 6e génération

Depuis la découverte de Spectre/Meltdown, les mois se suivent et se ressemblent pour le fondeur, qui n’en finit plus de corriger des brèches.

Le fondeur remet une pièce dans la machine avec les CVE-2020-0548 (dangerosité faible) et CVE-2020-0549 (dangerosité modérée) pouvant toutes les deux « permettre à un utilisateur authentifié de potentiellement extraire des données via un accès local ».

Il s’agit d’une suite à la découverte début 2019 d’un lot de quatre failles, regroupées sous l'appellation Microarchitectural Data Sampling (MDS). Intel avait déployé une première série de correctifs en mai, puis une seconde en novembre. Aujourd‘hui, c’est donc la troisième salve.

Les correctifs seront mis en ligne par le fondeur « dans les prochaines semaines ». La liste des processeurs concernés se trouve par ici. Les générations Amber Lake, Cascade Lake, Coffee Lake, Kaby Lake et Skylake sont concernées. Intel affirme ne pas avoir eu de retour indiquant que les failles étaient exploitées. 

Commentaires (26)


Haswell abandonné :(


Ca va, tu n’as que deux générations de retard au final&nbsp;<img data-src=" />


Trois salves de correctifs, toujours des fuites et toujours des pertes de performance à la clé…



Les processeurs sans HyperThreading passent à côté de ces failles MDS (mais pas des autres). Moralité : éviter cette technologie autant que possible.



&nbsp;Mais bon c’est pas comme si on n’était pas prévenu depuis 2005…


On connaît les impacts de ces patchs sur les performances ?


Phoronix a fait plusieurs bancs de test (GNU/Linux) :





La ransom du succès ? Pendant ce temps chez AMD personne ne semble se pencher sur le sujet, on va pas me faire croire qu’ils sont cleans pendant que chez Intel c’est le défilé.


Hyperthreading alarmant mais pas SMT ?








Ozwel a écrit :



La ransom du succès ? Pendant ce temps chez AMD personne ne semble se pencher sur le sujet, on va pas me faire croire qu’ils sont cleans pendant que chez Intel c’est le défilé.





Intel a poussé l’exécution spéculative, qui est la base de toutes ces failles, beaucoup plus loin que AMD.









Ozwel a écrit :



La ransom du succès ? Pendant ce temps chez AMD personne ne semble se pencher sur le sujet, on va pas me faire croire qu’ils sont cleans pendant que chez Intel c’est le défilé.





Il y a un peu de ça certainement, mais a priori ils semblerait que même si AMD n’est pas totalement épargné, son architecture résiste mieux que Intel.



“Hyperthreading” est le nom (marketing) donné par Intel au SMT sur ses processeurs.


Désolé, dans ce cas je faisais référence au SMT d’AMD. Est-il réellement différent de celui d’Intel au point qu’AMD ne soit pas concerné par de telles “familles” de failles ?


Probable qu’AMD soit plus clean, mais ils passent certainement à côté de la recherche intensive qu’i s’abat sur Intel. Espérons que les processeurs AMD ne soient pas du coup plus vulnérables.


De ce que j’ai compris jusqu’à présent, apparemment AMD a une architecture un peu différente d’Intel pour le SMT, puisque les failles sont nettement moindres. On doit pouvoir trouver des articles plus fouillés sur le sujet (chez NXI déjà, je pense).


Et c’est pas fini :https://www.phoronix.com/scan.php?page=news_item&px=Intel-Two-More-Data-…



Deux nouvelles en promotion. <img data-src=" />


Mmmmmh bah c’est pas les mêmes que celle de cet article ? Les numéros de CVE sont identiques…


My bad, je me suis emmêlé les CVE. <img data-src=" />








OlivierJ a écrit :



De ce que j’ai compris jusqu’à présent, apparemment AMD a une architecture un peu différente d’Intel pour le SMT…&nbsp;



&nbsp;

Chez Intel, à voir les schémas grosse maille, cela ressemble à 2 chemins d’instruction débouchant sur les unités d’exécution un même coeur avec juste leur contexte propre.



AMD, pour l’autre versant du x86, je ne sais pas à quel point c’est différent pour expliquer une moindre exposition…



Mais des PowerPC avec SMT ne partageaient pas grand chose par exemple: On avait vraiment regroupé un coeur processeur PowerPC complet a côté d’un autre coeur processeur PowerPC simplifié côté unités d’exécution: En gros, sur ce second coeur, on avait viré tout ce qui prends beaucoup de place (unités flottantes et SIMD, Altivec ici, en particulier) sur le silicium.



On conçoit aisément que dans ce second cas, l’exposition au type de gag qui mine Intel soit beaucoup plus réduite.



En plus des CVE sur la partie graphique (CVE-2019-14615)



&nbsp;








Gawked a écrit :



Haswell abandonné :(



Après, si c’est pour ralentir le CPU… Mais si ça continue, mon 4702MQ va passer devant le 8250u du boulot :) (c’est déjà le cas sur des calculs longs…TDP oblige)



Après, mon fixe est un 3570K, (non hyper threadé), au temps de spectre/meltdown,&nbsp; d’après un papier il avait un débit de 86 octets/min dans la faille, un Skylake allait plus de 1000x plus vite, Intel avait vraiment bien optimisé ces failles :)



A ce rythme, on va avoir des Core i5/i7 qui deviendront des 486 DX vu comment les performances baissent à chaque patch…



Ou tout simplement on en aura plus rien à faire. J’ai désactivé les patchs Spectre/Meltdown pour mon i5-4590 par exemple. A quoi bon à ce stade ?


Comme ça, tout le monde va se barrer chez AMD. Ce dernier va alors bénéficier de la même recherche de failles que Intel, plein de nouvelles failles apparaitront chez AMD, et les gens fuiront alors AMD pour revenir chez Intel.



C’est comme Linux et les virus. <img data-src=" />








yl a écrit :



Chez Intel, à voir les schémas grosse maille, cela ressemble à 2 chemins d’instruction débouchant sur les unités d’exécution un même coeur avec juste leur contexte propre.



AMD, pour l’autre versant du x86, je ne sais pas à quel point c’est différent pour expliquer une moindre exposition…





En effet, le principe du SMT est de dupliquer le minimum (le “Program Counter” et les autres registres, plus sans doute le “pipeline”), je crois que ça coûte seulement 5-10 % de silicium en plus ; ce qui distingue Intel et AMD c’est la gestion des caches, si j’ai bien compris, ainsi que du pipeline.









OlivierJ a écrit :



En effet, le principe du SMT est de dupliquer le minimum (le “Program Counter” et les autres registres, plus sans doute le “pipeline”), je crois que ça coûte seulement 5-10 % de silicium en plus ; ce qui distingue Intel et AMD c’est la gestion des caches, si j’ai bien compris, ainsi que du pipeline.&nbsp;





Le principe du SMT chez Intel et peut-être le x86 en général. Chez Freescale, à partir des QorIQ (ceux basés PowerPC en tout cas, les Layerscape basés ARM je ne sais pas), sans doute aussi chez IBM (expliquant 60% de gains de perf chez eux comparé à 20% chez Intel, avant la série de failles…), on gagnait comme expliqué un vrai cœur PowerPC allégé.



Maintenant, on avait sans doute plus de possibilité de ne pas économiser du silicium avec un SMT au rabais sur une architecture plus récente et mieux conçue (le passage au 64 bits n’avait pas eu d’impact au niveau jeu d’instruction, par ailleurs nativement RISC), ne traînant pas comme un fardeau chaque génération croissant la compatibilité niveau binaire.



Ils ont trouvé un moyen de prolonger la loi de moore, mais en baissant la puissance des processeurs déjà vendus sous la menace d’attaques pirates.

Ils sont tellement balaises! <img data-src=" /><img data-src=" />








yl a écrit :





Maintenant, on avait sans doute plus de possibilité de ne pas économiser du silicium avec un SMT au rabais sur une architecture plus récente et mieux conçue&nbsp;





  • Ca touche aussi des coeurs ARM

  • Ce n’est pas au niveau du x86 mais du microcode

  • Franchement, quand on regarde comment ça marche (tenter de faire faire un truc pas prévu au CPU, trouver un moyen de lire le cache sans en avoir l’air), oui c’est un bug, mais avec la une vague idée que j’ai de comment cela se traduit au niveau des transistors du CPU, je comprends que l’optimisation a été faite à ce coût et que certaines chemin ne sont pas prévus.



    Pour le moment, on exploite toujours la même idée sur les Intel Core. Si quelqu’un trouve le chemin d’instruction capable de faire sortir rapidement des octets d’un cache Zen, on aura la même déferlante de problèmes chez AMD.



    Je ne dis pas que Intel n’a rien à se reprocher, je dis juste qu’aucune architecture qui partage un tant soit peu son cache entre plusieurs thread n’est pas à risque… Et le fait que ce soit Intel fait un méga buzz, le jour où c’est un freescale, ça paraîtra dans de la presse plus spécialisée et peu de gens ici se sentiront concernés.



    Sinon, un exemple d’exploit (non testé moi même) tente à montrer que les skylake sont plus performants pour déclencher les problèmes, que Haswell sans HT limite énormément l’impact et que AMD sur un A8 est touché, mais dans des proportions très inférieures&nbsp;(exploit)



Fermer