Concept de CPU – crédit Unsplash Dans un communiqué, l’entreprise annonce l’arrivée de Drew Barbier et Brad Burgess à des postes clés. Le premier rejoint l'entreprise comme vice-président des produits, le second comme architecte en chef. Tous deux sont des anciens de Si-Five.
Deux « ISA » chez MIPS, dont une RISC-V
MIPS Technologies propose depuis des dizaines d’années une architecture éponyme (MIPS, pour microprocessor without interlocked pipeline stages). Elle utilise un jeu d’instruction (instruction set architecture ou ISA) de type RISC (Reduced instruction set computer). Promis, on arrête avec les acronymes.
Avec cette architecture, la société propose « une gamme complète de cœurs 32 et 64 bits à faible consommation d’énergie et hautes performances, allant des processeurs d’applications mobiles haut de gamme aux cœurs extrêmement petits pour les microcontrôleurs intégrés ».
Depuis plusieurs années, l’entreprise MIPS Technologies a aussi pris le virage de l’architecture de jeu d’instruction RISC-V avec ses cœurs eVocore. Les usages annoncés sont nombreux : automobile, apprentissage machine, 5G et réseaux sans fil, data center et stockage, et l’embarqué évidemment.
Trois recrutements à des postes stratégiques en quelques mois
En septembre, elle a recruté Sameer Wasson comme CEO, un ancien de chez Texas Instrument qui a passé près de 10 ans dans la branche « Processors Business Unit » (il a fini comme vice-président de la société). En ce mois de janvier, deux autres pointures rejoignent les rangs de MIPS.
Drew Barbier prend en effet le poste de vice-président des produits. Il travaillait depuis plus de six ans chez SiFive. Il a également passé sept ans chez ARM. Brad Burgess était aussi chez SiFive au cours des trois dernières années.
Lui aussi connait bien le monde des processeurs puisqu’il a passé huit ans chez AMD (notamment sur l’architecture des APU Bobcat) et trois ans chez Intel (sur l’architecture Tejas des Pentium IV Prescott). Dans les années 80 et 90, Brad Burgess était responsable de l’architecture chez PowerPC.
Leur mission sera de « stimuler l’innovation en matière de propriété intellectuelle et la pénétration de nouveaux marchés » de MIPS. Brad Burgess est désormais responsable « de l’architecture technologique et du développement de toutes les nouvelles conceptions de produits ».
SiFive dans la tourmente, avec des licenciements
En octobre dernier, on apprenait que SiFive licenciait 20 % de ses effectifs (soit 120 à 130 personnes selon plusieurs médias américains), sans plus de précision. Nous ne savons pas si les deux recrues du jour faisaient partie de la charrette. Sur son profil LinkedIn, Brad Burgess indique avoir quitté SiFive en octobre 2023, contre décembre pour Drew Barbier.
Un porte-parole avait confirmé à Reuters que les licenciements concernaient tout le monde, y compris les cadres. Bien sûr, SiFive annonçait que tout allait bien pour la société et qu’il s’agissait de « répondre au mieux aux exigences en constante évolution de nos clients en procédant à un recentrage stratégique de toutes nos équipes mondiales ». Le discours habituel, en somme.
Un an et demi auparavant, en mars 2022, SiFive levait 175 millions de dollars pour une valorisation à 2,5 milliards de dollars. Quelques mois avant, on apprenait qu’Intel et SiFive n’avaient pas trouvé de terrain d’entente pour un rachat.
Selon l’analyste Ian Cutress (ancien journaliste pendant 11 ans chez Anandtech), SiFive pourrait se concentrer sur les cœurs « custom » et laisser tomber les cœurs préconçus. Dans le premier cas, « les clients arrivent avec un cahier des charges, puis SiFive conçoit les cœurs personnalisés pour les installer dans un SoC ».
RISC-V a le vent en poupe
Depuis maintenant plusieurs années, RISC-V a le vent en poupe. Dernière offensive en date : la création de l’alliance Quintauris par cinq géants du secteur : Bosch, Infineon Technologies, Nordic Semiconductor, NXP Semiconductors et Qualcomm Technologies.
Ce dernier est particulièrement remonté contre ARM et son système de licence. RISC-V vient jouer sur les plates-bandes d’ARM, avec une architecture de jeu d'instructions ouverte et libre.
Commentaires (8)
#1
https://next.ink/2212/ubuntu-sur-risc-v-via-carte-hifive-unmatched-ca-marche/
A quand un test avec du matériel plus récent ?
#1.1
[HS]
Je serais aussi intéressé par des tests de station/serveurs ARM :)
[/HS]
#1.2
#2
ARM vise le marché des ordis et serveurs - même s'ils protègent un peu le marché de l'IOT, c'était déjà un marché concurrentiel où des coeurs 8 et 16 bits existaient encore en masse face à ARM.
Mais pour le moment je n'ai pas vu de produit RISC-V capable de concurrencer ne serait-ce qu'une raspberry pi - elle même d'origine basée sur un ARM famélique même pour son époque.
De plus, avec le nombre de variantes d'ISA de RISC-V (avec/sans virgule flottante, instructions compressées, 32 ou 64 bits, instructions vectorielles + instructions personnalisées) combinées aux implémentations (de base câblée, ou type superscalaire avec caches, pipelines, renommage des registres et recombinaison des instructions), RISC-V n'est pas du tout une architecture portable et homogène au sens où les gens le comprennent.
Exemple dans les ESP32: les coeurs perfs sont maintenant en RISC-V (mais sans virgule flottante), mais pas le même que le coeurs basse conso (en RISC-V depuis un moment) et les nouveaux coeurs hautes perfs RISC-V auront la totale (vectoriel, virgule flottante DP et instructions DSP custom) -> on est pas sur du remplacement "1 pour 1"
#2.1
#2.2
Me contente d’utiliser mon iPad M1 avec ou sans virgule flottante.
#3
C'est pas un CV de fou : Bobcat & Prescott sont a peu près les pires archis des deux fondeurs :)
#3.1