En tant qu’expert (je fais ma thèse dans le domaine), j’ai parcouru l’article en diagonale.

Cela fait longtemps que les “nanomètres” du marketting n’ont plus rien à voir avec la taille physique. Si on regarde leurs figures, “feature size” (soit la finesse de gravure) est ici de 15 nm.

Ce qui change, et c’est très important, c’est la densité, soit le nombre de transistors au mm². On reste à 15 nm de longueur (et non pas 2), mais on diminue la largeur en les empilant plusieurs en parallèle. On reste donc toujours dans la même optique que la loi de Moore (augmentation régulière du nombre de transistors par puce), même si cette dernière s’est bien essouflée (fin entre 2007 et 2015), avec la fin de “Dennard’s scaling”, une approche pour réduire la taille des transistors.

Equilibrium a dit:

Donc cette technologie stagne en terme de finesse mais utilise d’autres méthodes géométriques pour augmenter le nombre de transistor sur une surface donnée. C’est ça ?

Exact. Cela permet quand même de gagner un peu en performance (même si on est surtout limités par la dissipation thermique de nos jours).

Le contrôle électrostatique de la grille est également amélioré avec cette technologie, qui se rapproche du “Gate All Around”: en gros, pour couper l’eau dans un tuyau, on va serrer tout autour, au lieu de juste appuyer d’un côté. Cela permet d’augmenter les fréquences et de réduire un peu la taille, mais on reste limité par la quantité d’énergie dissipée.

Ces procédés sont également de plus en plus cher, donc pas forcément moins cher à nombre de transistors équivalent. Les chiplets AMD sont plus intéressants pour l’instant.

Pour les curieux, je note que l’on maîtrise bien mieux la dimension sur l’axe z (épaisseur), vu que c’est une couche que l’on vient ajouter). La vitesse de croissance peut être contrôlée très finement, notamment avec de l’ALD (atomic layer deposition), où l’on vient déposer une couche de matériau atome par atome.