Face à Arm, cinq géants des semi-conducteurs (dont Qualcomm) forment une alliance autour de RISC-V
Il faut prendre des RISC face aux Arm(és)
Le 09 août 2023 à 07h17
4 min
Hardware
Hardware
Qualcomm et d’autres s’associent pour accélérer « le développement de l'écosystème et du matériel RISC-V », une architecture libre. Les détails manquent encore, mais la cible est claire, même si elle n’est jamais citée dans le communiquée : Arm et ses licences payantes.
Cinq sociétés – Robert Bosch GmbH, Infineon Technologies AG, Nordic Semiconductor, NXP Semiconductors et Qualcomm Technologies – viennent d’annoncer la création d’une entreprise commune. Son but est de « faire progresser l'adoption de RISC-V à l'échelle mondiale en permettant le développement de matériel de nouvelle génération ».
Une alliance basée en Allemagne
Le nom de cette entité – basée en Allemagne – n’est pas précisé. Sa création est évidemment soumise aux approbations réglementaires habituelles, mais cela ne devrait pas poser de problème, tant l’Europe cherche à progresser dans le monde des semi-conducteurs, aussi bien sur les questions de souveraineté de que de parts de marché face aux géants américains et asiatiques.
Un appel aux volontaires
Le communiqué de presse commun n’est pas des plus détaillés. Il se contente d’indiquer que les travaux se concentreront pour commencer « sur l'automobile, mais avec une extension éventuelle pour inclure le mobile et l'IoT ».
Bien sûr, cette « alliance » lance un large appel aux industriels, dirigeants et gouvernements afin d’unir leurs forces « pour soutenir cette initiative qui contribuera à accroître la résilience de l'écosystème des semi-conducteurs ». RISC-V International, en charge du jeu d’instruction éponyme, compte plus de 3 000 membres, dont les géants habituels : Google, Intel, Qualcomm, Tencent, AMD, Marvell, NVIDIA, Alibaba, etc.
Qualcomm vs Arm : je t’aime, moi non plus
La présence de Qualcomm n’est pas une surprise, principalement pour deux raisons. Tout d’abord, et comme le rappelle la société, elle « investit dans RISC-V depuis plus de cinq ans » et intègre déjà cette technologie dans plusieurs de ses plateformes commerciales. On rappellera d’ailleurs que Qualcomm est entrée au capital de SiFive en 2019, un concepteur de puces RISC-V.
Ensuite, elle est en guerre ouverte contre Arm depuis quelque temps. Il faut dire qu’Arm a ouvert les hostilités en attaquant Qualcomm en justice et en l’accusant d’utiliser illégalement certaines de ses technologies, suite au rachat de Nuvia. Bonne ambiance, alors que Qualcomm est l’un de ses principaux clients et qu’il exploite les technologies Arm depuis longtemps au sein de ses puces Snapdragon pour les terminaux mobiles.
Pour ne rien arranger, Arm prévoirait de changer son modèle de licence pour faire payer des « royalties » aux fabricants de smartphones (en fonction du prix de leurs terminaux), et pas uniquement aux fabricants de puces comme le rapporte le Financial Times. Un changement de paradigme déjà évoqué par Qualcomm dans son procès face à Arm en octobre dernier, selon Android Authority.
Le tout se déroule sur fond d’entrée en bourse pour Arm (qui appartient à SoftBank), qui devrait avoir lieu en septembre. Amazon pourrait être l’investisseur principal, Apple, Intel, NVIDIA et Samsung devraient aussi être de la partie. Bref, des histoires de gros sous qui inquiétent les constructeurs de smartphones.
Avantages de RISC-V : une architecture de jeu d'instructions libre et ouverte
C’est là que RISC-V peut tirer son épingle du jeu : il s’agit d’une architecture de jeu d'instructions ouverte et libre, où chacun peut ajouter ses propres instructions. Elle était initialement développée par l’université de Berkeley en 2010. Elle est disponible en version 32 à 128 bits et peut gérer un très grand nombre de cœurs. Bref, un concurrent sérieux aux solutions d’Arm.
RISC-V est encore très jeune face aux architectures d’Arm, qui occupent de plus largement le marché des terminaux mobiles ; passer de l’un à l’autre ne se fera pas d’un claquement de doigts. Cette nouvelle alliance permet dans tous les cas d’envoyer un message clair et direct à Arm.
Face à Arm, cinq géants des semi-conducteurs (dont Qualcomm) forment une alliance autour de RISC-V
-
Une alliance basée en Allemagne
-
Un appel aux volontaires
-
Qualcomm vs Arm : je t’aime, moi non plus
-
Avantages de RISC-V : une architecture de jeu d'instructions libre et ouverte
Commentaires (25)
Vous devez être abonné pour pouvoir commenter.
Déjà abonné ? Se connecter
Abonnez-vousLe 09/08/2023 à 07h43
Qu’est ce que Marvel vient faire là, c’est pour l’armure d’Iron Man ?
Le 09/08/2023 à 08h00
L’auteur de l’article lit trop de comics ! Il s’agit de Marvell (avec deux l) qui est un fabricant de semi-conducteurs.
https://www.marvell.com/
Le 09/08/2023 à 08h04
Arf, je viens de signaler…
Le 09/08/2023 à 08h05
Merci, je ne connaissais pas.
Le 09/08/2023 à 07h44
Qui sait, on passerai à terme sur une architecture Risc-V dans nos smartphones ?
Et, quid de Apple et son Apple Silicon basé sur ARM ?
Le 10/08/2023 à 10h07
Apple regarde déjà Risc-V depuis un moment, la possibilité de rachat par nVidia (ou un autre) les avaient incité à le faire de mémoire.
Et Apple a toujours préparé des plans B voir C pour ces OS Mac, il ne serait pas étonnant qu’ils le fassent.
Chacun peut proposer des modules, et le code qui va avec pour l’exploiter, c’est pas forcément une jungle en soit. C’est la manière dont ce sera gérer par le consortium qui le définiera.
Ils n’ont rien interdit sur ARM les ricains.
Ils ont surtout interdit l’usage des outils de disign (et la fabrication) de puces qui en majorité sont US.
+1
Le 09/08/2023 à 07h44
Tu ne confondrais pas avec Mattel ?
Le 09/08/2023 à 08h08
Nonon
Wikipedia
edit: double grilled
Le 09/08/2023 à 08h05
Le problème comme rappelé dans la news c’est que l’architecture est assez récente, et donc il y a de quoi encore attendre en terme de maturité sur les compilateurs, le logiciel et le support en général.
Après personnellement je trouve qu’ARM s’auto-saborde en développement une politique de licence & royalties excessivement coûteuse. En particulier quand on sait que maintenant il faut payer pour les processeur, puis ensuite pour la glue qui gère le cache, mais aussi pour le bus, et même le contrôleur d’interruption. TOUT se paye. Et encore je ne parle même pas des outils soft, de débug, ou d’émulation estampillé ARM.
Le 09/08/2023 à 08h12
Risc-V est une jungle. Mais c’est sympa de voir enfin des européens entre autres le prendre en main pour l’intégrer.
Je ne pense pas voir un cpu Risc-V de ce consortium sortir avant un moment. Plutôt des contrôleurs et micro contrôleurs.
A noter les 3 ans d’avance minimum des Chinois comme sipeeed qui permettent de créer son cpu en cliquant sur des options (1⁄2 coeur, cache, pile réseau, support débogage, généraliste ou extensions multimédia…)
Le 09/08/2023 à 08h47
Ce sous-titre ! 😅
Le 09/08/2023 à 08h48
Pour information Risc-V est maintenant européenne (elle est basée en Suisse pour être en territoire neutre).
Elle est donc indépendante du conflit USA versus Chine sur les semi-conducteurs (d’où l’intérêt des chinois et notamment d’Huwei).
Le 09/08/2023 à 08h56
Je ne sais pas trop si ça protège les Chinois : ARM contient des technologies US et c’est pour cela que les USA ont interdit la vente de composants à Huawei alors même que ARM était britannique et détenu par une société japonaise.
Mais là, comme il s’agit d’immatériel, ça risque d’être plus compliqué à interdire.
Le 09/08/2023 à 09h14
je crois que c’est surtout le côté open source qui intéresse les chinois : ça me semble relativement compliqué d’interdire à une fondation à but non lucratif basée en Suisse de mettre à disposition une technologie open source largement diffusée à quiconque en fait la demande (si tant est qu’une demande est nécessaire).
Le 09/08/2023 à 09h17
La seule chose “opensource” est le jeu d’instruction et l’architecture.
Il y a peu de chance de voir un design open source performant un jour.
Le 09/08/2023 à 13h47
L’ajout d’instruction se limite à l’implémentation. Il existe des jeux d’instructions “généralistes”. Parmi elles, certaines sont obligatoires et d’autres qui sont optionnelles. Mais elles sont documentées. Donc un compilateur peut générer un binaire en se basant uniquement ces instructions.
Et c’est à charge du compilateur de faire les optimisations en fonction de l’implémentation ciblée (que ce soit celle en local ou une compilation pour une autre architecture) Ce sera, au final, à charge du développeur de donner les instructions de compilations qui vont permettre d’implémenter l’un ou l’autre des jeux d’instructions standardisés.
Et ce sera également à sa charge de coder en langage de haut-niveau les statements qui produiront des instructions orientées vers un jeu d’instruction non-standard. Et également à lui ou sa société de fournir le compilateur adéquats s’ils utilisent un langage de programmation interne; s’ils ne passent pas par des instructions assembleur inline.
Bref, le fait d’avoir la possibilité d’ajout d’instruction n’est pas un désavantage. Sauf si, bien entendu, on fait le cow-boy et qu’on lance un binaire avec des instructions non-standard sur une autre implémentation qui a la même plage binaire mais pour d’autres nécessités. Mais là, il ne faudra pas venir pleurer si on fait n’importe quoi.
Le 09/08/2023 à 08h51
Je pense que la possibilité que chacun puisse ajouter ses propres instructions est au contraire un très gros désavantage. Ça va être un bordel sans nom si chacun le fait : il faudra faire évoluer les compilateurs, on va avoir des incompatibilité de code suivant les jeux d’instructions, etc. Que du bonheur !
Le 09/08/2023 à 09h21
Je te rejoins là-dessus. Si laisse des industriels faire leur soupe, ils le feront et on se retrouvera avec un bordel encore pire que les ARM, impossible à mettre à jour, mais surtout impossible à exploiter en dehors de l’environnement initialement prévu.
Le 09/08/2023 à 09h15
Ce qui est nouveau, c’est la politique de Softbank : faire payer de plus en plus et manger a tous les râtelier. Softbank est un fond d’investissement, pas une entreprise technologique.
Chaque bloc d’IP ARM a toujours été payant, et ce, depuis bien longtemps.
Le 09/08/2023 à 16h44
À noter que la prochaine version de Debian supportera Risc-V
Le 09/08/2023 à 22h02
Yep ;)
Next INpact
Le 10/08/2023 à 07h44
Il y a déjà plusieurs niveaux de jeu d’instruction RISC (l’unité virgule flottante est optionnelle, de même que l’unité vectorielle ou la protection inter process).
De mémoire, pas d’instruction liée au cache - car pas de cache par défaut.
Les compilos RISC ‘purs’ sont prêts depuis longtemps. Le problème sera de gérer les timings d’instruction pour optimiser, mais ça dépend plus je pense des pipelines, caches, qui ne sont pas standards.
RISC est quand même simple comme arm au début (1987 il me semble). Sauf que pour un cpu généraliste, la bataille n’est pas au niveau du jeu d’instructions (ça on connaît bien), mais au niveau de la gestion de l’accès à la ram, la possibilité de changer de processus en sécurité, la gestion du cache et de sa sécu, la possibilité de faire de la virtu, l’accès direct au matériel, la gestion des accès matériels…
Il y a des ‘modules’ pour RISC autour de tout cela, certains open source, la plupart protégés…
Je suis pro-risc, mais contre la précipitation. Un cpu généraliste RISC, ça me paraît difficilement capable d’atteindre les perfs actuelles (ou peut-être au max du très bas de gamme).
Par contre, ça a des perfs suffisantes pour l’embarqué, de la montre simple à la TV, et avec un os adapté ça pourrait le faire comme ordi (nos ordi sont quand même démesurés et passe en bureautique /internet un paquet de temps cpu à chiffrer/déchiffrer et comparer de la chaîne de caractère - activités qui sollicitent plus la ram que du calcul en virgule flottante parallélisé)
Le 10/08/2023 à 10h34
Bah si.
Même si au final, ça a changé.
Le 14/08/2023 à 07h39
Pression US sur la firme qui se pensait obligée de le faire, et les juristes ont du mettre le nez dedans et dire “pop pop, on est pas concerné” du coup, rétro pédalage d’ARM, mais pas des softs de conceptions qui sont eux bien US.
Le 10/08/2023 à 11h47
Le sous titre =>