Le PCI-SIG ne chôme pas puisque le PCIe 6.0 a été présenté en janvier. Pour les débits, on prend les mêmes et on double les chiffres.
« Le débit brut des données est de 128 GT/s [GigaTransferts par seconde, ndlr] et jusqu'à 512 Go/s de manière bidirectionnelle via une configuration x16 ». Pas de changement sur le Pulse Amplitude Modulation, toujours sur quatre niveaux (PAM 4).
D’après le PCI-SIG, cette norme « vise à prendre en charge les applications émergentes telles que le 800G Ethernet, l’IA et le machine learning, le Cloud et l’informatique quantique; ainsi que les marchés à forte intensité de données tels que les centres de données hyperscale, le calcul haute performance (HPC) et l’armée/l’aérospatiale ».
La finalisation de la norme PCIe 7.0 est attendue pour 2025.
Commentaires (4)
#1
Je me demande si les contraintes physiques sont prises en compte dans les normes ?
Parce que sinon je pousse la clockounette à 28 Zéta Hertz et à moi les débits faramineux ! Quoi ? C’est pas possible la clock à 28 ZHz ? Pourtant c’est écrit dans la norme que j’ai inventé. A oui, j’ai aussi spécifié dans ma norme que cela doit consommer moins de 1mW en cours de transfert bien sûr. Et 0.1µW quand c’est en idle.
C’est beau la théorie ! Quand je serais grand j’habiterai en Théorie, car en Théorie, tout se passe bien.
#1.1
Tu peux aussi doubler les pins pour augmenter la bande passante a fréquence identique.
Tu perds la compatibilité avec les anciens systèmes, mais ça résout le problème. A l’image de l’USB (qui n’est pas le meilleur exemple, je suis d’accord), tu peux rester compatible avec le standard (la norme pciE) tout en changeant le form factor pour des besoins de perfs / usage.
Et d’un point de vue transision, ça fera comme à chaque fois, les premières cartes mères avec un slot pcie nouvelle génération et le reste en 16/8/4/1 sur 2 générations de CM, puis une adoption généralisée ensuite.
#1.2
le but d’une telle norme reste d’être utilisée, je ne sais pas si c’est le cas pour le PCI Express mais il peut par exemple y avoir une redevance à régler pour pouvoir l’implémenter.
Donc faire une norme qui sera techniquement impossible, ça n’a pas vraiment d’intérêt.
Quand je me pose une question de ce type, je repense toujours à ce strip.
#1.3
Développer un tel standard, ce n’est pas juste prendre la version précédente et changer un chiffre. Le protocole défini par le standard est conçu pour que ça marche à cette vitesse là. En d’autres termes, ils ont développé des mécanismes, des protocoles, et un prototype qui marche à cette vitesse là. Et quand ils ont atteint le but, ils ont publié ça en tant que PCIe 7.0.
Quand tu lis les specs, la couche physique, les encodages, en filigrane tu vois bien les contraintes physiques, justement.