Universal Chiplet Interconnect Express (UCIe) : AMD, Arm, Intel, Qualcomm… jouent la carte de l’ouverture
Le 03 mars 2022 à 08h53
1 min
Sciences et espace
Sciences
Plusieurs fabricants de puces se sont regroupés pour donner vie à un consortium dans le but d’établir « une norme d'interconnexion die-to-die et de favoriser un écosystème de puces ouvertes ».
La version 1.0 de la spécification UCIe est d’ores et déjà disponible. Elle « couvre la couche physique des entrés/sorties die-to-die, les protocoles et la pile logicielle qui tirent parti des normes PCI Express et Compute Express Link ».
De plus amples détails sont disponibles dans ce document.
Le 03 mars 2022 à 08h53
Commentaires (5)
Vous devez être abonné pour pouvoir commenter.
Déjà abonné ? Se connecter
Abonnez-vousLe 03/03/2022 à 11h27
Ça, pour une surprise … Voilà un truc auquel je ne m’attendais pas du tout.
Le 03/03/2022 à 11h42
C’est frais de licence ou de brevets à l’entrée ?
Le 03/03/2022 à 11h53
Heureusement que l’on n’est plus à l’âge du bonding (pour ces composants). J’imagine assez mal la choucroute au milieu et de couler la résine sans faire des courts-circuits.
Par contre on risque de voir de nouveau des SOC monstrueux (tel le P1 ) dans nos machines et de devoir tout changer en cas de panne, il n’y a que le contrôleur réseau qui est HS ! Oui monsieur, mais vous n’avez qu’un composant sur la carte ! Et s’il y a la RAM, difficile de faire un upgrade.
Le 03/03/2022 à 16h27
Je pense que c’est avant tout orienté centres de données ou supers ordinateurs. Condenser l’ensemble des éléments apportera un gain de place, une maintenance ou une évolutivité facilitée. Il y a un node qui merdouille, on ne se casse pas la tête de savoir si ça vient du CPU, d’un chip, etc.; on prend un nouveau PoP dans la réserve. Besoin de plus de puissance, Marty ? Va chercher un caisse dans l’arrière salle, on va faire monter les Gigôt-octets.
Le 03/03/2022 à 19h15
Avec ses puces M, Apple a amené la plupart de ses conccurents apeurés à s’entendre rapidement.
Cela me semble en dire long sur la capacité et l’avance technique probable des puces M.