Rosepoint : Intel annonce un Atom double coeur intégrant du Wi-Fi

Et la 4G, c'est pour quand ?

Le 13 septembre 2012 à 18h35

2 min

Sciences et espace

Sciences

Troisième et dernière matinée de cette édition 2012 de l'IDF. Comme toujours, c'est l'actuel CTO Justin Rattner qui a effectué la keynote, avec une forme olympique. Parmi les nombreuses annonces, sur lesquelles nous reviendrons bientôt plus en détail, il était question de son Atom actuellement au stade expérimental : Rosepoint.

Le sujet du jour était en effet les communications sans fil, Intel évoquant le souci de miniaturiser et d'intégrer des éléments gérant les ondes radio. En effet, une grande partie étant encore de type analogique, l'adaptation aux nouvelles technologies n'est pas aussi simple que pour les éléments traitant du numérique.

Intel a donc travaillé à la réduction de cette portion afin de réussir à proposer ce qu'il appelle « Moore's law radio », qui permet de gérer du Wi-Fi sur un canal de 40 MHz, le tout étant gravé en 32 nm.

Une démonstration a été faite en 802.11 g, entre un portable et un écran diffusant Big Buck Bunny sans le moindre problème... jusqu'à ce que Justin Rattner place ses deux mains sur l'antenne pour bloquer le signal. Reste que l'on ne connaissait pas le débit de la vidéo, il faudra donc voir quelles sont les possibilités d'une telle solution dans la pratique, mais cela reste encourageant.

Et ça l'est d'autant plus que le fondeur a annoncé qu'il disposait d'une version expérimentale de l'Atom qui exploitait cette possibilité directement au sein de son die : Rosepoint. Déjà évoqué au début de l'année, ce SoC est gravé en 32 nm, dispose de deux coeurs, gère quatre lignes PCIe 2.0 et la DDR3. Un wafer sorti des usines du géant de Santa Clara a même été montré à la salle.

Bien entendu, il ne devrait par arriver sur le marché, et ce sont certainement d'autres produits qui proposeront du Wi-Fi intégré de manière commerciale, mais lorsque nous évoquions cette possibilité dans un précédent article concernant Haswell, nous n'étions finalement pas si loin de la vérité.

Commentaires (31)

refuznik Abonné

Le 13/09/2012 à 19h31

C’est très gentil mais l’intérêt ?

animehq

Le 13/09/2012 à 19h46

refuznik a écrit :

C’est très gentil mais l’intérêt ?

Comme toute miniaturisation, réduire les couts, la consommation, permettre une intégration plus facile…

refuznik Abonné

Le 13/09/2012 à 20h14

@animehq , excuse je me suis mal exprimé mais je parlais de l’intégration du wifi.

Lafisk

Le 13/09/2012 à 20h17

refuznik a écrit :

@animehq , excuse je me suis mal exprimé mais je parlais de l’intégration du wifi.

ça prend moins de place sur l’ensemble du device ??

à part ça je vois pas trop non plus, mais y’a sûrement d’autres enjeux " />

canard_jaune

Le 13/09/2012 à 20h30

VRM intégré au packaging des CPU Haswell puis Wifi intégré à Atom.

Histoire de masquer le manque d’innovation des nouveaux proc. x86. " />

David_L Abonné

Le 13/09/2012 à 20h31

Lafisk a écrit :

ça prend moins de place sur l’ensemble du device ??

à part ça je vois pas trop non plus, mais y’a sûrement d’autres enjeux " />

La même que l’intégration de n’importe quel autre composant… Sinon, comme précisé dans l’actu, le défi était surtout ici de proposer un composant radio entièrement numérique et facile à réduire au maxiumum, pour justement l’intégrer directement au die.

-DTL-

Le 13/09/2012 à 20h39

canard_jaune a écrit :

VRM intégré au packaging des CPU Haswell puis Wifi intégré à Atom.

Histoire de masquer le manque d’innovation des nouveaux proc. x86. " />

Manque d’innovation ?

La mémoire transactionnelle, une gestion de l’énergie jamais atteint, un nouveau système de cache, des nouvelles instructions SIMD, la DDR4 pour les serveurs, le moteur OoO pourra exécuter jusqu’à 8 instructions par cycle, etc…

Non désolé il n’y aura absolument pas de nouveauté en x86 chez Intel avec Haswell…

Ar-no

Le 13/09/2012 à 20h53

Je propose d’intégrer directement la carte mère dans le SoC. " />

Ah merde, il n’y a plus de prise … " />

Baldurien Abonné

Le 13/09/2012 à 20h54

Lafisk a écrit :

ça prend moins de place sur l’ensemble du device ??

à part ça je vois pas trop non plus, mais y’a sûrement d’autres enjeux " />

Accélérer Intelrnet ? " />

Lafisk

Le 13/09/2012 à 21h06

David_L a écrit :

La même que l’intégration de n’importe quel autre composant… Sinon, comme précisé dans l’actu, le défi était surtout ici de proposer un composant radio entièrement numérique et facile à réduire au maxiumum, pour justement l’intégrer directement au die.

Le défi j’ai bien compris, mais au final quel est l’intérêt d’intégrer un max de composant ? à part gagner de la place, j’entend bien.

car du coup, au niveau composant ça laisse plus trop de choix aux constructeurs d’intégrer des composants directement etc…

Je suppose qu’économiquement y’a des avantages, mais niveau perfs, est-ce réellement utile de vouloir tout intégrer ? Car à ce rythme, intel ne sera plus un fondeur mais un constructeur presque à part entière, et tueras les autres constructeurs car y’aura plus de besoin de leurs pièces, la CM deviendra un gros processeur où on aura tout fourré dedans " />

j’extrémise le concept, mais bon la CG, maintenant le wifi (et sûrement d’autre chose dont je ne suis pas au courant), demain ce sera quoi ? les disques dur ? l’alimentation, la souris (bon ok je vais trop loin la " /> )?

-DTL-

Le 13/09/2012 à 21h06

Ar-no a écrit :

Je propose d’intégrer directement la carte mère dans le SoC. " />

Ah merde, il n’y a plus de prise … " />

Tu plaisantes mais…

Le futur selon Intel c’est des CM de plus en plus basique où il n’y aura quasiment plus qu’un cablage des ports vers le CPU et plus aucune puce dédié.

barlav Abonné

Le 13/09/2012 à 21h17

Je pense que le défit est de faire un chip radio en 32nm. Après ça conviendra pas aux militaires qui veulent exporter l’ampli, et ça doit avoir des perfs de merde, mais le gain est de remplacer un chip analogue relativement couteux en énergie et silicium.

Et au passage de vampiriser le marche.

-DTL-

Le 13/09/2012 à 21h21

Lafisk a écrit :

Le défi j’ai bien compris, mais au final quel est l’intérêt d’intégrer un max de composant ? à part gagner de la place, j’entend bien.

car du coup, au niveau composant ça laisse plus trop de choix aux constructeurs d’intégrer des composants directement etc…

Je suppose qu’économiquement y’a des avantages, mais niveau perfs, est-ce réellement utile de vouloir tout intégrer ? Car à ce rythme, intel ne sera plus un fondeur mais un constructeur presque à part entière, et tueras les autres constructeurs car y’aura plus de besoin de leurs pièces, la CM deviendra un gros processeur où on aura tout fourré dedans " />

j’extrémise le concept, mais bon la CG, maintenant le wifi (et sûrement d’autre chose dont je ne suis pas au courant), demain ce sera quoi ? les disques dur ? l’alimentation, la souris (bon ok je vais trop loin la " /> )?

L’avantage de tous intégrer c’est de fortement limiter la consommation electrique, le gain de place, rendre le design des CM beaucoup plus basique, etc…

Ca c’est les avantages.

Maintenant il faut voir les défauts.

On perd en modularité, on tue les fabricants concurrents de controleurs, etc…

-DTL-

Le 13/09/2012 à 21h25

barlav a écrit :

Je pense que le défit est de faire un chip radio en 32nm. Après ça conviendra pas aux militaires qui veulent exporter l’ampli, et ça doit avoir des perfs de merde, mais le gain est de remplacer un chip analogue relativement couteux en énergie et silicium.

Et au passage de vampiriser le marche.

Les militaires c’est un marché très spécial (mais qui paye bien pour avoir du sur-mesure). Là c’est une offre pour grand publique.

metaphore54

Le 13/09/2012 à 22h00

Lafisk a écrit :

Le défi j’ai bien compris, mais au final quel est l’intérêt d’intégrer un max de composant ? à part gagner de la place, j’entend bien.

car du coup, au niveau composant ça laisse plus trop de choix aux constructeurs d’intégrer des composants directement etc…

Je suppose qu’économiquement y’a des avantages, mais niveau perfs, est-ce réellement utile de vouloir tout intégrer ? Car à ce rythme, intel ne sera plus un fondeur mais un constructeur presque à part entière, et tueras les autres constructeurs car y’aura plus de besoin de leurs pièces, la CM deviendra un gros processeur où on aura tout fourré dedans " />

j’extrémise le concept, mais bon la CG, maintenant le wifi (et sûrement d’autre chose dont je ne suis pas au courant), demain ce sera quoi ? les disques dur ? l’alimentation, la souris (bon ok je vais trop loin la " /> )?

Si un jour, ce que je ne crois pas du tout, ils y arrivent tu aura un smartphone qui pourra tenir dans une montre, ce qui laissera de la place pour mettre d’autres fonctionnalités.

RinDman

Le 13/09/2012 à 22h17

On peut déjà intégrer les différents composants d’un portable sur ce qu’on veut " /> ( manteau, sous la peau, etc :P )

Mais bon, on n’a pas encore l’envie c’est tout " />

Les constructeurs ne savent plus où trouver de la place " />

-DTL-

Le 13/09/2012 à 22h19

metaphore54 a écrit :

Si un jour, ce que je ne crois pas du tout, ils y arrivent tu aura un smartphone qui pourra tenir dans une montre, ce qui laissera de la place pour mettre d’autres fonctionnalités.

Techniquement c’est (presque) déjà réalisable.

Ce qui prend aujourd’hui le plus de place dans un smartphone c’est la batterie et l’écran.

metaphore54

Le 13/09/2012 à 22h30

-DTL- a écrit :

Techniquement c’est (presque) déjà réalisable.

Ce qui prend aujourd’hui le plus de place dans un smartphone c’est la batterie et l’écran.

Il reste à trouver le moyen de réduire ces batteries, donc je suppose que là va falloir trouver d’autres méthode car le lithium atteint surement ses limites.

canard_jaune

Le 13/09/2012 à 22h36

-DTL- a écrit :

Manque d’innovation ?

La mémoire transactionnelle, une gestion de l’énergie jamais atteint, un nouveau système de cache, des nouvelles instructions SIMD, la DDR4 pour les serveurs, le moteur OoO pourra exécuter jusqu’à 8 instructions par cycle, etc…

Non désolé il n’y aura absolument pas de nouveauté en x86 chez Intel avec Haswell…

Il y a bien des nouveautés mais malheureusement pas d’innovation :

La mémoire transactionnelle : concept intéressant (je connaissais pas), mais IBM l’implémente déjà sur ses processeurs depuis 2 ans.

une gestion de l’énergie jamais atteint : facile lorsque le gestionnaire d’énergie est couplé au processeur.

un nouveau système de cache : les rumeurs parlaient d’un cache L4, mais bon fallait pas rêver.

DDR4 pour serveurs : évolution normale, surtout que les RAM DDR4 pour serveur sont produites (à petite échelle bien sur) depuis mai dernier.

des nouvelles instructions SIMD : un update des instructions AVX de Sandy Bridge.

8 instructions par cycle : oui 2 instructions de plus qu’Ivy, c’est une révolution !

Tkop

Le 13/09/2012 à 22h58

Je pense que vous vous tromper lorsque vous dites que ca va limiter le choix des constructeurs

Au contraire ils auront le choix d’utiliser le chip wifi du proc ou d’en proposer un plus performant, et ca peut même devenir un argument de vente et une manière de se démarquer.

-DTL-

Le 13/09/2012 à 23h04

canard_jaune a écrit :

Il y a bien des nouveautés mais malheureusement pas d’innovation

Pas d’innovation… mais parler de nouveauté.

On doit pas avoir la même définition d’innovation. " />

Tkop a écrit :

Je pense que vous vous tromper lorsque vous dites que ca va limiter le choix des constructeurs

Au contraire ils auront le choix d’utiliser le chip wifi du proc ou d’en proposer un plus performant, et ca peut même devenir un argument de vente et une manière de se démarquer.

Sauf que cela n’est vrai que pour des marchés de niche.

ldesnogu

Le 14/09/2012 à 07h06

canard_jaune a écrit :

Il y a bien des nouveautés mais malheureusement pas d’innovation :

La mémoire transactionnelle : concept intéressant (je connaissais pas), mais IBM l’implémente déjà sur ses processeurs depuis 2 ans.

une gestion de l’énergie jamais atteint : facile lorsque le gestionnaire d’énergie est couplé au processeur.

un nouveau système de cache : les rumeurs parlaient d’un cache L4, mais bon fallait pas rêver.

DDR4 pour serveurs : évolution normale, surtout que les RAM DDR4 pour serveur sont produites (à petite échelle bien sur) depuis mai dernier.

des nouvelles instructions SIMD : un update des instructions AVX de Sandy Bridge.

8 instructions par cycle : oui 2 instructions de plus qu’Ivy, c’est une révolution !

A ce compte-la peux-tu dire quelle fut la derniere innovation sur un x86 ?

levhieu

Le 14/09/2012 à 08h03

Lafisk a écrit :

…

j’extrémise le concept, mais bon la CG, maintenant le wifi (et sûrement d’autre chose dont je ne suis pas au courant), demain ce sera quoi ? les disques dur ? l’alimentation, la souris (bon ok je vais trop loin la " /> )?

Intel, c’est pour Integrated electronic, si je mon souvenir est bon.

D’ailleurs, pour le disque dur, Intel a déjà essayé quelque chose: cherchez donc sur le web “intel bubble memory 7110”

canard_jaune

Le 14/09/2012 à 09h00

-DTL- a écrit :

Pas d’innovation… mais parler de nouveauté.

On doit pas avoir la même définition d’innovation. " />

“L’innovation est le résultat de l’action d’innover. C’est un changement dans le processus de pensée visant à exécuter une action nouvelle.”

Wikipedia

ldesnogu a écrit :

A ce compte-la peux-tu dire quelle fut la derniere innovation sur un x86 ?

Opteron (AMD) en 2004 : premier processeur x86 multi cœurs.

Il marque la fin de la course à la puissance brute (Athlon, Pentium - NetBrust) et le début de celle du nombre de cœurs.

Sandy Bridge (Intel) en 2009 : virage du muti coeurs vers les SoC (ou APU si vous préférez).

Sady Bridge est le premier “processeur” x86 à rassembler sur son die un processeur graphique, un cache partagé CPU/GPU, un contrôleur mémoire, un contrôleur PCI et évidement des unités de calcul.

Depuis Sandy Bridge, Intel ne fait qu’upgrader son architecture et intégrer ²⁄₃ bricoles de plus.

-DTL-

Le 14/09/2012 à 09h27

canard_jaune a écrit :

“L’innovation est le résultat de l’action d’innover. C’est un changement dans le processus de pensée visant à exécuter une action nouvelle.”

Wikipedia

Le manuel d’Oslo de l’Organisation de coopération et de développement économique (OCDE) propose les définitions suivantes: « On entend par innovation technologique de produit la mise au point/commercialisation d’un produit plus performant dans le but de fournir au consommateur des services objectivement nouveaux ou améliorés. Par innovation technologique de procédé, on entend la mise au point/adoption de méthodes de production ou de distribution nouvelles ou notablement améliorées. Elle peut faire intervenir des changements affectant – séparément ou simultanément – les matériels, les ressources humaines ou les méthodes de travail »

WikipediaIl faut lire les article en entier. " />

Sandy Bridge (Intel) en 2009 : virage du muti coeurs vers les SoC (ou APU si vous préférez).

Sady Bridge est le premier “processeur” x86 à rassembler sur son die un processeur graphique, un cache partagé CPU/GPU, un contrôleur mémoire, un contrôleur PCI et évidement des unités de calcul.

Depuis Sandy Bridge, Intel ne fait qu’upgrader son architecture et intégrer ²⁄₃ bricoles de plus.

Tu veux parler de Westmere je présume et non Sandy Bridge. " />

Après dire que Ivy Bridge n’apporte rien au niveau innovation serait une hérésie. Il y a le Tri Gate, le PCIe 3.0, le 22 nm.

Et Haswell apportera aussi son lot d’innovation dont les VRM intégré.

-DTL-

Le 14/09/2012 à 09h34

Au temps pour moi, j’ai vérifié Westmere avait 2 die. C’est le 2009 qui ma fait partir sur lui.

Sinon Sandy Bridge ne date que de 2011.

ldesnogu

Le 14/09/2012 à 09h40

canard_jaune a écrit :

Opteron (AMD) en 2004 : premier processeur x86 multi cœurs.

Il marque la fin de la course à la puissance brute (Athlon, Pentium - NetBrust) et le début de celle du nombre de cœurs.

Désolé mais le POWER4 prédate ça et de loin.

Sandy Bridge (Intel) en 2009 : virage du muti coeurs vers les SoC (ou APU si vous préférez).

Sady Bridge est le premier “processeur” x86 à rassembler sur son die un processeur graphique, un cache partagé CPU/GPU, un contrôleur mémoire, un contrôleur PCI et évidement des unités de calcul.

SoC != APU et des SoC ça existe depuis bien longtemps dans le monde de l’embarqué.

Donc non ce que tu cites ne sont pas des “innovations” non plus.

canard_jaune

Le 14/09/2012 à 10h39

-DTL- a écrit :

Le manuel d’Oslo de l’Organisation de coopération et de développement économique (OCDE) propose les définitions suivantes: « On entend par innovation technologique de produit la mise au point/commercialisation d’un produit plus performant dans le but de fournir au consommateur des services objectivement nouveaux ou améliorés. Par innovation technologique de procédé, on entend la mise au point/adoption de méthodes de production ou de distribution nouvelles ou notablement améliorées. Elle peut faire intervenir des changements affectant – séparément ou simultanément – les matériels, les ressources humaines ou les méthodes de travail »

Ils doivent pas manquer d’innovations avec une définition pareille. " />

Merci pour la précision.

-DTL- a écrit :

Au temps pour moi, j’ai vérifié Westmere avait 2 die. C’est le 2009 qui ma fait partir sur lui.

Sinon Sandy Bridge ne date que de 2011.

2009 c’était la présentation de Sandy Bridge (un peu comme Haswell cette année).

ldesnogu a écrit :

Désolé mais le POWER4 prédate ça et de loin.

SoC != APU et des SoC ça existe depuis bien longtemps dans le monde de l’embarqué.

Donc non ce que tu cites ne sont pas des “innovations” non plus.

Oui le POWER4 (PowerPC) précède l’Opteron (x86) mais je ne citait que les innovations du x86.

Pour moi APU c’est le nom marketing bing-bling des SoC x86 pour ordinateur.

ldesnogu

Le 14/09/2012 à 10h52

canard_jaune a écrit :

Oui le POWER4 (PowerPC) précède l’Opteron (x86) mais je ne citait que les innovations du x86.

Pour moi APU c’est le nom marketing bing-bling des SoC x86 pour ordinateur.

Tu changes les règles du jeu alors ? Dans ton précédent message tu disais que la mémoire transactionnelle n’était pas une innovation car IBM l’avait déjà. Révisionniste ! " />

canard_jaune

Le 14/09/2012 à 12h05

ldesnogu a écrit :

Tu changes les règles du jeu alors ? Dans ton précédent message tu disais que la mémoire transactionnelle n’était pas une innovation car IBM l’avait déjà. Révisionniste ! " />

Le processeur IBM à mémoire transactionnelle zEC12 virtualise le x86 mais utilise le jeu d’instructions z/Architecture. Il n’avais rien à faire là.

Bien vu " />.

ldesnogu

Le 14/09/2012 à 12h32

A mon humble avis, les procs Intel avancent bien avec de nouvelles choses à chaque génération et un gain de performance pas mauvais (j’exclus évidemment d’office cette sombre merde d’Atom). Au niveau où ils sont arrivés, un saut significatif serait extrêmement coûteux et en taille et en power, il est donc normal qu’on puisse avoir l’impression que ça ralentit. J’ai beau ne pas être un fan d’Intel, je suis admiratif de ce qu’ils arrivent à faire génération après génération " />

Catégories

Nous Suivre

À propos

Rosepoint : Intel annonce un Atom double coeur intégrant du Wi-Fi

Et la 4G, c'est pour quand ?

Commentaires (31)