Il s'agit de la cinquième génération de puces en 3D du fabricant. Les précédentes étaient sur 64 couches, celles-ci grimpent d'un cran supplémentaire pour atteindre « plus de 90 couches » selon le discours officiel. Sauf surprise, il devrait être question de 96 couches, comme annoncé en 2017.

Samsung en profite pour apporter d'autres modifications, comme une interface « Toggle DDR 4.0 » permettant de monter jusqu'à 1,4 Gb/s, soit 40 % de plus que sur les V-NAND 64 couches. La latence en écriture est de 500 μs (- 30 %), tandis qu'elle est « significativement réduite » à 50 μs en lecture.

Dans le même temps, l'efficacité énergétique reste « comparable » à l'ancienne génération selon le fabricant, principalement grâce à une baisse de la tension de 1,8 à 1,2 volt.